|
:: 게시판
:: 이전 게시판
|
- 모두가 건전하게 즐길 수 있는 유머글을 올려주세요.
- 유게에서는 정치/종교 관련 등 논란성 글 및 개인 비방은 금지되어 있습니다.
통합규정 1.3 이용안내 인용"Pgr은 '명문화된 삭제규정'이 반드시 필요하지 않은 분을 환영합니다.법 없이도 사는 사람, 남에게 상처를 주지 않으면서 같이 이야기 나눌 수 있는 분이면 좋겠습니다."
19/05/27 14:06
공정 미세화 및 양산 안정화 갑인 삼성도 s.lsi에서 작년 9820 8나노, 올해3분기 9830 7나노인데.. 인텔 저 in search 5나노 광팔기 ppt는 진짜 코웃음 날 정도네요 크크크
19/05/27 14:40
(수정됨) 인텔 기준 5나노면 다른데 4나노나 3나노급일테니 나왔으면 다 털어먹긴 할텐데 말이죠...
원래대로라면 10나노가 다른데 7나노급정도는 될거라서 나오면 괜찮을텐데...(문젠 나와야말이지...)
19/05/27 14:58
2016 1q 8890 14나노
2017 2q 8895 10나노 2018 1q 9810 10나노 2018 4q 9820 8나노 2019 3q~4q 9830 7나노 (예정) 제 기억이 맞다면 삼성 lsi ap가 윗 단계입니다. 공정 미세화에 있어 양산도 중요하지만 더 중요한 팩터는 발열이죠. 삼성도 10나노 공정 최적화 시키는데 2년차가 소모되었습니다. 말씀하신 흐름에 cpu 5nm mass 양산이 내년에도 가능할지 모르겠습니다.
19/05/27 15:17
(수정됨) 인텔의 공정표기가 좀 다른식인걸로 알아서...원래라면 타사 표기하고는 좀 다르게 돌아가는지라...
그래서 집적도에선 인텔의 10나노면 TSMC 7나노는 이길겁니다 설계대로 나온다면... EUV쓰는 7나노는 가야 인텔 10나노를 이길겁... 거기다가 삼성은 주로 스몰칩이라 양산 및 수율안정에서 유리하죠 컴퓨터의 cpu와 gpu는 빅칩이라서 또 다를겁니다...
19/05/27 15:24
fab 한정이야 맞습니다만 결국 반도체 생산지수는 be이고 pkg 사이즈가 작은 삼성이 mtbi 등 양산 지표가 나빠야 정상이고, 큰 칩일수록 yld나 효율 개선이 더 쉬운게 정상 아닌가요? 그래서 이 모든 공정이 턴키로 가능한 삼성이 대단한건데 말이죠.
19/05/27 15:34
다이 사이즈가 수율에 영향이 큰데 모바일용은 다이사이즈가 작고 pc용 부품들의 다이사이즈는 크죠...애초에 웨이퍼 1장에 생산 가능한 갯수가 차이가 난다는 이야기라...
19/05/27 15:45
공정 이야기하는 중에 net die 설명이 왜 나오는지요? net die가 yld의 prime factor를 말씀하길 원하시는거면 제 판단이지만 해당 분야쪽 잘 모르시는것 같습니다...?
실예로 automotive향 pkg size 비교적 큰 로직 칩(35x35 이상) 1*nm짜리 wafer yld 40프로대에 net die 230 가량 be 양산 안정화하는데 꽤나 애로가 깊었다라는 말도 들었거든요.
19/05/27 16:06
(수정됨) 빅칩 스몰칩은 기본적으로 다이사이즈로 이야기 하는거 아닌가요...
암드야 MCM방식으로 io칩에 코어 칩을 묶어서 만들지만 인텔은 원칩에 다 올려버리던가 할텐데...
19/05/27 14:01
그런데 내심 인텔도 이해가 되는게 AMD가 불도저를 워낙 말아먹어서 좋은 제품 내놓을 이유가 별로 없었죠. 물론 밍기적거리는 것도 눈치껏 했어야 했지만, AMD가 이렇게 떡상할줄은 정말 아무도 몰랐으니까요.
19/05/27 14:33
인텔의 위기때 오텔리니가 CEO 취임하고 콘로 발매로 화재진압 후 역대급 기술격차를
벌려놨던 시절에 짜둔 로드맵이죠. 지금은 크르자니크가 똥 싸고 튄거 치우지도 못하는듯...
19/05/27 14:35
3년전에 하이앤드 씹유를 삿는데 보드가 돌아가셔서 규격에 맞는 보드를 살려고 햇더니 요즘 규격이 단종되서 중고보드 써야한다는 말에 진짜 얼마나 어이가 없었던지... 3년인데
19/05/27 15:29
이놈들은 신제품 나올 때마다 핀수 교묘하게 바꿔놓고 보드 칩셋 장난질하고
매우매우 극혐이었습니다. 그 시기를 10년동안 셀러론 듀얼로 버틴 제가 승리자인걸까.....나??
19/05/27 16:30
제가 상위단계 설계자라서 이런거 잘 모르는데, 5나노 이하의 초미세공정이 진짜 가능은 한건가요?
구리 원자의 지름이 0.3 나노미터 정도 될텐데, 그게 불과 십수개 들어갈만큼의 선폭이라니
19/05/27 16:46
뭐 혹시 모르죠...5나노 공정 진입에 몇년이 걸릴지...
EUV 공정도입되면 가능은 할거라던가... 인텔이 10나노공정도입에서 이리 말어먹을거라고 몇년 전에는 예측한 사람이 없었잖...
19/05/27 17:08
지금 개발 중인 5nm GAAFET 는 슬슬 윤곽이 드러나고 있고
3nm GAAFET 도 개발중이라고는 합니다. 별 얘기 없는 거 보면 순탄하게 진행되고 있는 거 같아요.
19/05/27 21:22
이미 알려진 물리학 상식(?)으로는 이해가 안 되는 영역으로 가버린 지 오래...
저 사람들도 저게 왜 어떻게 되는지는 모르고 만들고 있는건 아닐까요?
19/05/27 19:04
거의 똑같은 공정으로 미세화면 몇년째하면서 소켓 장난질로 보드까지 팔아먹은 대가를 치뤄야죠.
정상적으로 개발하고 다음 단계 밟고 했으면 지금 이 꼴 나지도 않았을걸 사실상 독점이라고 띵가띵가 놀았으니 더 후드려 맞아도 쌉니다. 인텔은 대체제가 없어서 비싼돈 주고 산거지 암드가 이렇게 잘해주면 뭐하러 인텔사나요 크크
|
||||||||||||||
