(수정됨) 2진법은 쉽죠. 전기가 흐르면 1, 안흐르면 0. 물론 -1, 1이라든지 수많은 응용이 있지만 생략하고. 파형을 세분해서 3진법, 4진법 이렇게 올라갈수록 한신호에 더 밀도높은 정보를 보낼 수 있으니 효율은 높아지겠지만 실험실안에서만 가정하면 이걸 딱딱 맞아 들어가게 할 수 있겠지만 현실세계에서 수많은 노이즈들 사이에서 과연 제대로 전류를 분류할 수 있을까요. 단순 2진법도 주변환경 영향때문에 신호가 끊어지거나 유실되거나 뭉게져서 0.5로 보이면 이게 원래 1이었나 0이었나 구분안되서 날려버리는 신호가 많은데... 이걸 더 세분할 경우 노이즈에 더욱 약할겁니다.
랜선같은경우 카테5e 100메가/1기가는 실드없는 유연한 케이블이지만 카테7 10기가처럼 압축된 정보를 보낼경우 노이즈영향이 더욱 커지기에 딱딱하고 굵은 실드케이블을 쓰죠. 이탓에 카테5e처럼 쉬운 배선이 잘 안되고.
물론 위 기사에서는 이런 개론적인 것이 아닌 뭔가 획기적인 기술이 있을지도 모르겠습니다만 반도체칩 그내부에서 만이 아니라 보드, 주변 배선 등 주변 여러 기기들이 과연 현실에서도 실험실같이 품질좋게 전류파형이나 기타 조건을 맞춰줄 수 있을지... 수많은 혁신적 기술 개발이라는 매스컴의 과장 이후 묻힌 과거의 기사들과 다를지 의심스럽습니다.
집에 있는 전등 스위치로 생각하시면 됩니다.
불을 키면 1, 불을 끄면 0 입니다만 불이 꺼진건지 켜진건지 애매한 어느 위치도 있을겁니다.
이걸 사람 손으로 조정할수는 있겠지만 명확하게 어느 시점이 그 시점인지는 컨트롤이 어렵겠죠.
이 상태를 컨트롤할 수 있는 기술을 개발하고 이걸 또 하나의 상태로 보고 정보를 하나 더 저장하게 되면
켜짐, 꺼짐, 애매함 스위치 하나에서 3개의 상태를 저장할 수 있는거고 이게 3진법 반도체이게 된거죠
이걸 제대로 써먹으려면 기존 이진법 체계를 뒤엎어가며 적용해야 할텐데, 기존 베이스를 어느정도 쌩까고 3진 CMOS를 바로 들이밀 수 있는 분야에 적용하면 좋을 것 같습니다.
일단 이걸 기본으로 해서 3진 논리 gate를 재정의하고, 이를 구현하기 위한 cell을 만들어서 이게 기존의 CMOS가 하던 기능을 더 효율적으로 대체하는지 살펴보는 과정도 필요하겠네요
이게 숫자로 표현하면 0,1,2가 맞는데, 논리적 개념으로는 -1, 0, 1이 훨씬 유용하긴 합니다.
이진이든 삼진이든, 반도체 소자 레벨에서는 계산을 걱정하는것보다 논리에 어떻게 적용할지가 훨씬 중요한 문제거든요.
만약 -1, 0, 1로 표현하게 되면 [왼쪽, 중립, 오른쪽] 이라는 개념으로 써먹을 수가 있지요. 아마 3진 논리를 재정의한다면 -1, 0, 1로 대응시킬 가능성이 높아 보이네요.